## FIELD EMISSION TYPE DISPLAY DEVICE

Patent number:

JP10334836

**Publication date:** 

1998-12-18

**Inventor:** 

YAMASHITA MASAYOSHI

**Applicant:** 

YAMAHA CORP

Classification:

- international:

H01J31/12

- european:

Application number:


JP19970140600 19970529

Priority number(s):

## Abstract of **JP10334836**

PROBLEM TO BE SOLVED: To provide an FED for full color picture image display, in which power consumption is reduced and a drive circuit is simplified by cutting down the number of drive lines, emitter lines in particular.

SOLUTION: This device has a display base plate 10 on which plural pixels Pij with field emission type emitters 12 are arranged in a matrix, an anode electrode placed opposite to it and an opposite base plate on which a phosphor film is formed. A pixel is constituted of three primary color dots such as R, G, and B and a full color picture image is displayed. In this case, emitter lines 13 are arranged to make three 3 lines for every two adjacent pixels in a row direction. so that every two adjacent dots in R, G, B dots of two adjacent pixels in a row direction are driven together, and gate lines 14 are arranged to make a pair for every two lines, so that two adjacent dots in a row direction driven together by a single emitter line 13 is driven with different timings.



Data supplied from the **esp@cenet** database - Patent Abstracts of Japan

(19)日本国特許庁 (J P)

# (12) 公開特許公報(A)

(11)特許出額公開番号

特開平10-334836

(43)公開日 平成10年(1998)12月18日

(51) Int.CL\*

觀別紀号

HO1J 31/12

FI

H01J 31/12

C

審査請求 未請求 請求項の数3 OL (全 6 頁)

(21)出顆番号

(22)///顾日

特额平9-140600

平成9年(1997)5月29日

(71) 出題人 000004075

ヤマハ株式会社

静岡県浜松市中沢町10番1号

(72)発明者 山下 正芳

静岡県医松市中沢町10番1号 ヤマハ株式


会社内

(74)代與人 弁理士 伊丹 勝

(54) 【発明の名称】 電界放出型ディスプレイ装置 (57) 【要約】

【課題】 駆動線の本数削減を図り、特にエミッタ線の削減によって消費電力低減と駆動回路の解略化を可能としたフルカラー画像表示用のFEDを提供する。 【解決手段】 電界放出型エミッタ12をもつ複数の画

【解決手段】 電界放出型エミッタ12をもつ複数の画案Piが行列配置された表示装板10と、これに対向配置されてアノード電低と戦光体限が形成された対向になったを有し、1画素がR、G及びBの三原色ドットによりにおれてフルカラー画像表示を行うFEDにおいて、エミッタ線13は、行方向に隣接する2両素のR、G、Bドットを隣接する2ドットすつ共通駆動するように、行方向に隣接する2下ック線13で共通駆動される行方線14は、1本のエミッタ線13で共通駆動される行方線14は、1本のエミッタ線13で共通駆動される行方線14は、1本のエミッタ線13で共通駆動される行方は高に隣接する2ドットを異なるタイミングで駆動するように2本すつ対をなすように配数する。



#### 【特許請求の範囲】

【請求項 1】 ゲート電極により駆動される電界放出型エミッタをもつ複数の画素が行列配置され、行方向の画素のゲート電極を共通駆動する複数本のゲート線と列方向の電界放出型エミッタを共通駆動する複数本のエミッタ線とが形成された表示基板と、この表示基板に対向配置されてアノート電極と蛍光体膜が形成された対向基板とを有し、1画素が赤,競及び青の三原色ドットにより構成されてフルカラー画像表示を行う電界放出型ディスプレイ装置において、

前記エミッタ線は、行方向に隣接する2画素の三原色ドットを隣接する2ドットずつ共通駆動するように、行方向に隣接する2画素につき3本ずつ配設され、

前記ゲート線は、1本のエミッタ線で共通駆動される行 方向に隣接する2ドットを異なるタイミングで駆動する ように2本ずつ対をなして配設されていることを特徴と する電界放出型ディスプレイ装置。

【請求項 2】 行方向に隣接する2ドット分の電界放出型エミッタを駆動するゲート電極は互いに噛み合うように撤歯状をなして対をなすゲート線に接続されていることを特徴とする請求項 1記載の電界放出型ディスプレイは歴

【請求項 3】 対をなす2本のゲート線に順次ゲート電圧が与えられ、且つ各ゲート線駆動に同期して各エミッタ線に三原色ドットのうち2ドット分ずつのエミッタ電圧が順次与えられて、1ライン走査が行われるようにしたことを特徴とする請求項 1記載の電界放出型ディスプレイ経費

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、微小な電界放出型エミッタを配列形成してなる表示基板を用いて構成されるフルカラー画像表示用の電界放出型ディスプレイ装置に関する。

[0002]

【従来の技術】近年、フラットパネルディスプレイとして、微小エミッタを電子源として用いたFED(Field Emission Display)が注目されている。FEDは、ゲート電極により駆動される電界放出型エミッタをもつ複数の画素が行列配置された表示基板と、この表示基本板に対向配置されたアノード電極と戦光体膜とが形成され間は対向を板とから構成される。表示基板と対向を扱い向を扱って一下電極と戦光を対向を扱いの画素のゲート線と、列方向の画素のサート線を共通駆動する複数本のゲート線と、列方向の画表のサースを共通駆動する複数本のエミッタを共通駆動する複数本のエミッタを共通駆動する複数本のエミッタを換入する。そして用えば、ゲート線を加りの画像データを与えることにより、いわゆる繰順、取の画像データを与えることにより、いわゆる繰順次駆動の画像表示が行われる。

【0003】 この種のFEDにおいて、フルカラー画像

【0004】ゲート線61とエミッタ線62の駆動は例えば、図7のように行われる。ゲート線G1, G2, …に順次正電圧(例えば、25V)を印加して1ラインずつの選択がなされ、これに同期してエミッタ線E1, E2, …には1ライン分のR, G, B用の負の画像データに(例えば、-25V)が印加される。ゲート線61に+25V、エミッタ線62に-25Vが印加されて選択されたドットの電界放出エミッタでは、ゲート・ごの電子がアノード電極側に加速されて蛍光体限を叩くことにより発光する。エミッタ線62に与えられる電圧は、暗調表示のためにバルス幅が設定されたPWMバルスであって、例えば15階調の表示ができるようになる。【0005】

【発明が解決しようとする課題】上述したフルカラー表示のFEDでは、画素数に応じてゲート線及びエミッタ線の本数が多くなる。図6に示すように、るから、線の一ト線が14×0×480画素のFEDの場合、ゲート線が480×480画素のFEDの場合、ゲート線が480×480画素のFEDの場合、ゲート線が480×3=1440本を1992をもしている。640本をもいった線、480×3=1440本を1992をもいったが増大する。それで駆動線の本数がこれだけ多くなると、特にエミッタ線はモミッタ線が13線側に暗調表示の地大は駆動回路の構成を困難にする。

【0005】この発明は、上記事情を考慮してなされたもので、駆動線の本数の削除を図り、特にエミッタ線の削減によって消費電力低減と駆動回路の簡略化を可能としたフルカラー画像表示用の電界放出型ディスプレイ装置を提供することを目的としている。

[0007]

【課題を解決するための手段】この発明は、ゲート電極により駆動される電界放出型エミッタをもつ複数の画素が行列配置され、行方向の画素のゲート電極を共通駆動する複数本のゲート線と列方向の電界放出型エミッタを

共通駆動する複数本のエミッタ線とが形成された表示基 板と、この表示基板に対向配置されてアノード電極と蛍 光体膜が形成された対向基板とを有し、1画素がR,G 及びBの三原色ドットにより構成されてフルカラー画像 表示を行うFEDにおいて、前記エミッタ線は、行方向 に隣接する2画森の三原色ドットを隣接する2ドットす つ共通駆動するように、行方向に隣接する2画衆につき 3本すつ配設され、前記ゲート線は、1本のエミッタ線 で共通駆動される行方向に隣接する2トットを異なるタ イミングで駆動するように2本ずつ対をなして配設され ていることを特徴とする。この発明において好ましく は、行方向に隣接する2ドット分の電界放出型エミッタ を駆動するゲート電極は互いに噛み合うように撤歯状を なして対をなすゲート線に接続されるものとする。また この発明において好ましくは、対をなす2本のゲート線 に順次ゲート電圧が与えられ、且つ各ゲート線駆動に同 期して各エミッタ線に三原色ドットのうち2ドット分す つのエミッタ電圧が順次与えられて、 1 ライン走査が行 われるようにする.

【0009】この発明において、例えば、640×48 0画素のフルカラー表示FEOを構成しようとすると、 ゲート線が480×2=960本、エミッタ線が640 ×1、5=960本、したがって合計1920本となり、従来の方式に比べて駆動線の本数が効果的に低減される。特にエミッタ線の本数削減により消費電力の低減が図られ、また限調表示を行う場合に複雑となるエミッタ側駆動回路の数を少なくすることができる。 【0010】

【発明の実施の形態】以下、図面を参照して、この発明の実施例を説明する。図1は、この発明の一実施例に係るFED本体の表示基板側レイアウトを4画素分について示し、図2は同FED本体の図1のA-A 位置での断面構造を示し、図3は表示基板側の全体的レイアウトを示している。

【0 0 1 1】 F E D本体 1 は、図2 に示すように、表示

**基板10とごれに対向して配置された対向基板20とか** ら構成される。表示基版10は例えばシリコン基版11 を用いて構成されて、図3に示すように複数の画素Pi (i=1~m, j=1~n) が行列配置される。 各画素 Pijは、図1に示すように、R, G, Bドットにより構 成され、各ドット領域に先鋭な先端を持つ電界放出型エ ミッタ(以下、単にエミッタと称する)12が、例えば 4個ずつ形成される。図2では、便宜上各ドットに一つ のエミッタ12しか示していない。列方向に並ぶエミッ タ12を共通駆動するエミッタ線 13 (131, 132 , …) は、それぞれ行方向に隣接する2 ドット分を力 パーするように、行方向に隣接する2画素につき3本す つ配設されている。即ち、画森P11,P12,…が配列さ れた一つの行に着目すれば、エミッタ線 1.31は、画素 P11のR, Gドットのエミッタ12を共通駆動し、エミ ッタ線 1 32は、画森P11の残りのBドットとこれに行 方向に隣接する画素で12のRドットのエミッタを共通駆 動し、エミッタ線 1 33は、画素 P 12のG。 B ドットの エミッタ12を共通駆動するように、配設される。各エ ミッタ線13は、絶縁層16により互いに分離されてお り、それぞれ外部エミッタ端子E(E1 ,E2,…)と して取り出される。

【0012】各エミッタ12を駆動するゲート電極15 (1511, 1512, …) は、基板11上に絶縁層17を 介して形成されて各エミッタ12が露出する孔が加工さ れている。各ゲート電極15はそれぞれ各画素のR, G、Bドット内のエミッタ12を駆動するもので、各行 につき2本ずつ対をなして配設されるゲート線14(1 411, 1442, 1421, 1422, …) に接続される。即 ち、画素P11の隣接するR, Gドット用のゲート電極1 511, 1512はそれぞれ対をなすゲート線 1 411, 14 12に接続され、同じ画素 P 11の Bドット用のゲート電極 1 513と行方向の次の画素 P12のRドット用ゲート電極 1 514はそれぞれ対をなすゲート線 1 411, 1 4 12に接 続され、以下同様の接続によって互いに噛み合う櫛歯状 パターン(インターディジタル電極パターン)が構成さ れる。他の行も同様である。 各ゲート線 14は外部ゲー ト端子G (G11, G12, …) として取り出される。

【0013】この実施例の場合、図3に示すように、表示基板10の画素Pijが配列された表示領域の周囲の絶縁日17上には、表示領域を取り囲むように帯電電荷を除去するための除電電極18は例えば動作中常時0Vに設定し、或いは必要に応じて間欠的に負電圧を与えることによって、表示動作により絶縁層17の帯電電荷を除去して、放電によるエミッタ破壊を防止するために利用される。

【0014】対向基板20は、ガラス等の透明基板21を用いて作られ、その表面にはITO等の透明導電膜によるアノード電極22が表示基板10の表示領域に対向する範囲全面に形成されている。アノード電極22上

は、各画素のPijのR、G、Bドットに対応してそれぞれR、G、B用の蛍光体膜23(238、236、238)が形成されている。表示基板10と対向基板20の間は、図示しないが、低融点ガラス等の対止材により真空対止される。好ましくはFED本体内部に、パリウム合金或いはジルコニウム合金等のゲッター材が封入される。

(0016) 図5は、その表示動作を示すタイミング図である。図示のように、対をなすゲート端子G11, G12に対して、順次正電圧(例えば、25V)を与える。これらの対をなすゲート端子G11, G12の駆動期間T1+
T2が1ライン表示期間となる。ゲート端子G11, G12の下方の端子G11の駆動期間T1には、エミットの一方の端子G11の駆動期間T1には、エミットというに、回素P11のBドット、次の画素P12のGドットというに、1ライン内の飛びのドットとりとは、ックにされた1年にバルス(例えば、-25)とは、ツタ流・カる。データのゲートは子G12の駆動期間T2のGドットを表示のが一トの展びのドットを対して、下20日に、画素P11のGに、コトライン分の形がある。アントルのドットを補のアートは子の形をなす2本のゲートは子の順対によって、1ラインの表示が行われる。即ち、たちには、15インの表示が行われる。即ち、たちには、15インの表示が行われる。即ち、ナータの供給によって、1ラインの表示が行われる。

【0017】以上のようにこの実施例においては、行方向に隣接する2画素につき3本のエミッタ線を記設し、各画素に2本で対をなすゲート線を配設すること場合り、例えば画素の水 2=960本、エミッタ線は640×1、5=960本となり、従来のように水で動場のより、近来のに比べて駆動線の45×1、5=960本となり、近来のに比べて駆動線の45×1、5=960本となり、近来のに比べて駆動線の45×1、5=960を11世級できる。特に、電流が流が図を大きく削測はにより、効果の自に乗力が必須を取動回来です。また作うたのも表示FEとの製造が多なが少なく、製造歩管まりも向上する。

[0018]

【発明の効果】以上述べたようにこの発明によるフルカラー表示用のFEDでは、繰り返し連続するR, G, Bドットの隣接する2ドット分を1本のエミック線と対をなす2本のゲート線とで駆動するように構成することにより、駆動線の本数を低減し、特にエミッタ線の低減により低消費電力化と駆動回路の簡略化を図ることができる。

## 【図面の簡単な説明】

【図 1】 この発明の一実施例によるFED本体の表示 基板の要部レイアウトを示す図である。

【図2】 同実施例のFED本体の要部断面構造を示す 図である。

【図3】 同実施例のFED本体の表示基板の全体レイアウトを示す図である。

【図4】 同実施例のFEDの駆動回路構成を示す図である。

【図5】 同実施例のFEDの動作を説明するためのタイミング図である。

【図 6 】 従来のF EDの表示基板の要部レイアウトを示す図である。

【図7】 同FEDの動作を説明するためのタイミング図である。

【符号の説明】

1…FED本体、2…ゲート駆動回路、3…エミッタ駆動回路、4…コントローラ、10…表示基板、11…シリコン基板、12…電界放出エミッタ、13…エミッタ線、14…ゲート線、15…ゲート電板、16…強明を板、20…対向基板、21…透明基板、22…アノード電極、23…蛍光体限。

